机读格式显示(MARC)

• 000 00965nam0 2200277 450

• 001 0000482650

• 005 20171015150100.0

• 010 __ |a 978-7-121-29487-7 |d CNY59.00

• 100 __ |a 20171014d2016 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a y z 000yy

• 106 __ |a r

• 200 1_ |a 基于Quartus Prime的FPGA/CPLD数字系统设计实例 |A ji yu Quartus Prime de FPGA/CPLD shu zi xi tong she ji shi li |f 周润景，李志，刘艳珍编著

• 205 __ |a 3版

• 210 __ |a 北京 |c 电子工业出版社 |d 2016

• 215 __ |a 375页 |d 26cm

• 300 __ |a EDA应用技术

• 330 __ |a 本书以Altera公司全新推出的Quartus Prime 15.1为设计平台，结合大量的实例来介绍基于FPGA/CPLD数字系统的设计方法。

• 606 0_ |a 可编程序逻辑阵列 |A Ke Bian Cheng Xu Luo Ji Zhen Lie |x 系统设计

• 690 __ |a TP332.1 |v 5

• 701 _0 |a 周润景 |A zhou run jing |4 编著

• 701 _0 |a 李志 |A li zhi |4 编著

• 701 _0 |a 刘艳珍 |A liu yan zhen |4 编著

• 801 _0 |a CN |b WXCSXY |c 20171015

• 905 __ |a WXCSXY |d TP332.1/37=3