机读格式显示(MARC)

• 000 01126nam0 2200289 450

• 001 0000104572

• 005 20110803204600.0

• 010 __ |a 978-7-121-10477-0 |d CNY98.00

• 100 __ |a 20100408d2010 em y0chiy50 ea

• 101 0_ |a eng

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL高级数字设计 |e 英文 |f (美)西勒提(Ciletti,M.D.)著 |A verilog hdl gao ji shu zi she ji

• 205 __ |a 2版

• 210 __ |a 北京 |c 电子工业出版社 |d 2010

• 215 __ |a 26,965页 |c 图 |d 23cm

• 225 2_ |a 国外电子与通信教材系列 |A guo wai dian zi yu tong xin jiao cai xi lie

• 330 __ |a 本书内容包括：集成电路芯片系统的建模、电路结构权衡、流水线技术、多核微处理器、功能验证、时序分析、测试平台、故障模拟、可测性设计、逻辑综合等。

• 333 __ |a 使用对象：电子与通信、电子科学与技术等专业领域的高年级本科生和研究生

• 410 _0 |1 2001 |a 国外电子与通信教材系列

• 606 0_ |a 硬件描述语言 |A Ying Jian Miao Shu Yu Yan |x 程序设计 |j 教材 |x 英文

• 610 0_ |a Verilog HDL |A Verilog Hdl

• 690 __ |a TP312 |v 4

• 701 _0 |c (美) |a 西勒提 |c (Ciletti,M.D.) |4 著 |A xi le ti

• 801 _0 |a CN |b WXCSXY |c 20110803

• 905 __ |a WXCSXY |d TP312/567-2