机读格式显示(MARC)

• 000 01125nam0 2200313 450

• 001 0000272270

• 005 20140510124700.0

• 010 __ |a 978-7-121-22269-6 |d CNY88.00

• 100 __ |a 20140228d2014 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a 基于Quartus Ⅱ的数字系统Verilog HDL设计实例详解 |A Ji Yu Quartus Ⅱ De Shu Zi Xi Tong Verilog HDL She Ji Shi Li Xiang Jie |f 周润景, 姜攀编著

• 205 __ |a 第2版

• 210 __ |a 北京 |c 电子工业出版社 |d 2014

• 215 __ |a 517页 |c 图 |d 26cm

• 300 __ |a EDA应用技术

• 330 __ |a 本书由浅入深地介绍了采用Quartus Ⅱ进行数字系统开发的设计流程、设计思想和设计技巧。书中的例子既有简单的数字逻辑电路实例，也有复杂的数字系统设计实例。

• 333 __ |a 从事数字系统设计的工程技术人员。

• 606 0_ |a 可编程序逻辑阵列 |A Ke Bian Cheng Xu Luo Ji Zhen Lie |x 系统设计

• 606 0_ |a VHDL语言 |A VHDL Yu Yan |x 程序设计

• 690 __ |a TP332.1 |v 5

• 690 __ |a TP312VH |v 5

• 690 __ |a TP332.1 |v 4

• 701 _0 |a 周润景 |A Zhou Run Jing |4 编著

• 701 _0 |a 姜攀 |A Jiang Pan |4 编著

• 801 _0 |a CN |b WXCSXY |c 20140510

• 905 __ |a WXCSXY |d TP332.1/16=2